PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-076736

(43) Date of publication of application: 08.04.1987

(51)Int.CI.

H01L 21/82 H01L 21/66

(21)Application number: 60-216884

(71)Applicant: TOSHIBA CORP

TOSHIBA MICRO COMPUT ENG CORP

(22)Date of filing:

30.09.1985


(72)Inventor: WATANABE YOSHINORI

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PURPOSE: To design and manufacture a semiconductor device by providing basic cells with pads at output terminals of internal signal measuring pad having unit logic function in addition to basic cell having predetermined unit logic function.

CONSTITUTION: Two types of basic cells of inverter INV and INVP with internal signal measuring pad P at the output terminal are registered with a figure processor. General logic gate associated with NOR, NAND or basic gate is similarly registered together with gate with pad. Gates 31W34 are connected as predetermined, and when the signal waveform of a nod point 5 is externally monitored, NOR is selected for the gate 31, INVP is selected for the inverter 32, NAND is selected for the gate 33, and INV is selected for the inverter 34. Then, when connecting information among nodes N1WN7 is input to a figure processor as predetermined, the basic cell is optimally disposed by an automatic wiring program, pad P is connected with node N5 to be monitored to obtain a circuit which can measure the signal waveform.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

四 公 開 特 許 公 報 (A) 昭

昭62-76736

(5) Int Cl. 4 H 01 L 21/8 識別記号

庁内整理番号

❸公開 昭和62年(1987)4月8日

H 01 L 21/82 21/66

8526-5F 7168-5F

審査請求 有 発明の数 2 (全5頁)

◎発明の名称

⑦出

半導体装置及びその製造方法

②特 願 昭60-216884

20出 願 昭60(1985)9月30日

切発 明 者 渡 辺

吉 規

川崎市川崎区東田町2番地11号 東芝マイコンエンジニア

リング株式会社内

⑪出 願 人 株 式 会 社 東 芝

川崎市幸区堀川町72番地

願 人 東芝マイコンエンジニ

川崎市川崎区東田町2番地11号

アリング株式会社

邳代 理 人 弁理士 佐藤 一雄

外2名

明細。書

1. 発明の名称 半導体装置及びその製造方法

2. 特許請求の範囲

- 1. 所定の単位論型機能を有する基本セルと、これら基本セルを接続する接続配線部とを備えたスタンダードセル方式の半導体装置において、前記所定の基本論型機能を有し、内部信号測定用パッドが形成されたパッド付基本セルを備えたことを特徴とする半導体装置。
- 2. 特許請求の範囲第1項記載の半導体装置において、前記パッド付基本セルの出力端に前記内部信号用測定用パッドが設けられたことを特徴とする半導体装置。
- 3. 所定の単位論理機能を有する基本セルを 予め登録し、登録された基本セルから所望の論理 機能を実施するのに必要な基本セルを選択し、こ れら選択された基本セルの間の接続情報に基づい てこれら基本セル間を接続する接続配線を形成す

るスタンダードセル方式の半導体装置の製造方法 において、前記所定の単位論型機能を有し、内部 信号測定用パッドが形成されたパッド付基本セル を予め登録し、測定されるノードに接続されるペ き基本セルの代わりに、この基本セルと同一の基 本論型機能を有するパッド付基本セルを選択する ことを特徴とする半導体装置の製造方法。

4. 特許請求の範囲第3項記載の半導体装置の製造方法において、前記パッドは基本セルの出力端に前記内部信号測定用パッドが設けられたことを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

(発明の技術分野)

本 発明はスタンダードセル方式により設計される半導体装置及びその製造方法に関する。

(発明の技術的背景とその問題点)

従来、集積回路は各基木ゲートの設計及びこれ ら基木ゲートの配置、配線もすべて人手によりお こなわれていた。しかし近年集積回路が大規模化 してくるに従い、かかる人手による設計では工数 が極めて多くなり、設計に長時間を必要とするようになる。特に少量多品種のいわゆるカスタム集 積回路では、設計時間の短縮が強く要請されている。

空き領域が存在しない場合がある。たとえ空き領域があったとしてもその空き領域から特定の信号線までを粘ぶ配線を密集した他の信号線の間を挺ってレイアウトすることは極めて困難である。 (発明の目的)

本発明は上記事情を考慮してなされたもので、 内部信号測定用パッドを容易に形成して所望の内部信号を測定することができる半導体装置及びその製造方法を提供することを目的とする。

(発明の収要)

上記目的を達成するため木発明による半導体装置は、所定の単位論理機能を有する基本セルの他に、これら所定の単位論理機能を有し、内部信号測定用パッドが形成されたパッド付基本セルを備えたことを特徴とする。

また本発明による半導体装置の製造方法は、所定の単位論理機能を有する基本セルに加えて、これら所定の単位論理機能を有し、内部信号測定用パッドが形成されたパッド付基本セルを予め登録しておき、測定されるノードに接続された基本セ

可能である。

しかしながらかかるスタンダードセル方式の塩 合、内部信号波形観測用パッドを形成することが 困難であるという問題があった。従来のすべて人 手による設計であれば、特定のゲートがどこに配 置され、特定の信号線がどこに形成されているか レイアウトの段階で明らかになっているので、集 積回路内部の信号波形を観測するための深針用金 凪パッドを容易に相み込むことができる。しかる にスタンダードセル方式の場合には、基本セルの 配置、信号線の配線は電子計算機により自動的に 行えるため、基本セルがどこに配置されているか 特定の信号線がどこに形成されているかを設計者 が知ることができない。したがって特定の信号様 を観測するためには、自動配置配線後にその特定 の信号数を配線パターンの中から探し出す必要が ある。探し出した後は、波形視測用パッドを形成 できる空き領域を探し出してパッドを形成し、こ のパッドを特定の信号数に接続しなければならら ない。しかしながら複雑な回路の場合には適当な

ルの代りに、この基本セルと同一の基本論理機能を有するパッド付基本セルを選択することを特徴とする。

(発明の実施例)

以下本発明を図示の一実施例により説明する。 本実施例では、図形処理装置(図示せず)上に予 め第1図に示す2種類の基本セルを登録しておく 点に特徴がある。すなわち、第1図(a)、(b に示すように、インバータの論理機能を有する基 本セルINVの他に、インパータの論理機能を行 し、出力端に内部信号測定用パッドPを有するパ ッド付基木セルINVPを登録する。同時にノア ゲートについては、第1図(c)に示す基本セル NORの他に第1図(d)に示すパッド付基木セ ルNORPを登録する。またナンドゲートについ ては第1図(e)、(f·)に示すように基本セル NANDとパッド付益本セルNANDPを登録す る。その他の基本ゲートを組合せた複合ゲート、 フリップフロップ、汎用性ある論理ゲート等につ いても、基本セルの他に同じ論理機能を有し、内

第2回、第3回にこれら基本セルの一例として インパータの機能を有する基本セル「NV及びィ ンバータの機能を有するパッド付基本セルINV Pを示す。基本セルINVはPOMSトランジス タ Q n および N M O S トランジスタ Q n とで構成 される。PMOSトランジスタQnのソース領域 はコンタクト11を介してVDD電源配線層に接 続されている。同様にNMOSトランジスタQ。 のソース領域はコンタクト21を介してV。。電源 配線層22に接続されている。PMOSトランジ スタQ, およびNMOSトランジスタQ, のトレ イン領域はそれぞれコンタクト13、23を介し て共通接統配線图1に接続されている。この共通 接続配線階1はコンタクトを介して出力線である 内部配線照3に接続されている。入力線4はPM タQ_n のゲート電極を兼ねている。入力粮 4 はゲ ート電極を兼ねていることからポリシリコン層で

図3に接続されているのでインバータの出力信号 が観測できる。

基本セルINV、INVPの具体的パターンとしては第2図、第3図に示すものの他種々の変形が可能である。例えば内部配線層3のすぐ外側にセル境界を設ける必要がある場合は、コンタクト2およびスルーホール5のための領域をコンタクト13と23の間の領域に設け、パッドP全体を左側にずらるように設ける。

上述した基本セル及びパッド付基本セルのセルライブラリへの登録された選本セルを開いて実際の回路を設計する。設計作業は、必要な基本セルを選択した。選択した基本セル間の接続情報を電子計算機に入力を設けることによりおこなわれる。そのとき信号波形を観測したいノードに接続される基本セルをがある。では、の自動配置に対するといいておく点に本実施例の特徴がある。では、これら基本セル間の配線が自動的におこなれ、これら基本セル間の配線が自動におこれに表表を

形成される。またVpp電源配線層12、Vss電源配線層22および共通接統配線層はアルミニウム第1層で形成され、内部配線層3はアルミニウム第2層で形成される。

パッド付基本セルINVPは第3回に示すよう に、第2図の基本セル【NVに内部信号測定用パ ッドPを付加したものである。このパッドPはP Q。の固の空き領域を利用して形成され、内部配 椒図3とスルーホール5を介して接続される。パ ッドPは集積回路のパターン配線等に使用されなっ いパッド専用のアルミニウム第3層で形成するこ とが望ましい。これは試作時にはパッドを設け内 部信号を測定して動作をテストし、遺産時にはア ルミニウム第3層の形成工程を省略しパッドを形 成しないようにすることが可能であるからである。 このようにすればパッド付加に基づく迅産時の歩 留り低下を防止できる。もっともかかる必要のな い場合には他のパターン配線に利用されるアルミ ニウム層で形成してもよい。パッドPは内部配線

われ設計が完了する。

上記 設計を第 4 図に示す回路を例として具体的に説明する。この回路では、入力ノード N 1 、 N 2 にノアゲート 3 1 が接続されている。ノアゲード 3 1 の出力端はノード N 4 に接続され、インハータ 3 2 の出力端はノード N 5 に接続されている。これらノード N 4 と N 5 はナンドゲート 3 3 の 8 入力端に接続されている。各入力端に接続されている。各入力端に 7 ド N 6 に 8 続きれている。これに 7 ド N 5 の 信 号 波形を外部からモニタする場合について説明する。

まず、 ノアゲート 3 1 に 対 して 基本セルNORを、 インパータ 3 2 に対 して パッド付 基本セル 1 N V P を 川い、 ナンドゲート 3 3 に対して 基本セルNANDを、インパータ 3 4 に対して 基本セルINVを 選択したのは、インパータ 3 2 の 出力 端 が 接 続さ

次に接続情報として、基本セルNORの入力端は入力ノードN1、ノードN2に接続され、出力・端は基本セルNANDの入力端に接続され、基本セルINVPの入力端は入力ノードN3に接続され、基本セルINVの出力端は出力ノードN7に接続される旨を入力する。

次に接続情報として、基本セルNORの入力端は入力ノードN1、ノードN2に接続され、出力端は基本セルNANDの入力端に接続され、基本セルNANDの出力端は基本セルINVの入力端に接続され、基本セルINVの出力端は出力ノードN7に接続される旨を入力する。

このように選択された基本セルと基本セル問の接続情報が入力されると、自動配置配線プログラムにより基本セルが最適配置され、かつ基本セル間が最適配線され第5図に示すような集積回路レイアウトが得られる。第5図からわかるように信

号数形をモニタしたいノードN5にはパッドPが接続されており、外部から信号被形を測定することが可能である。

上述したとおり本実施例によればスタンタードセル方式の半導体装置において、観測したいノードに簡単に内部信号測定用パッドを形成することができる。またパッドは基本セルの空き領域に形成されているため集積回路全体の面積が増加することがない。

上記実施例ではパッドを基本セルの出力信号線に接続したが、入力信号線に接続するようにしてもよい。また複雑な論型機能を有する基本セルの場合にはセル内部のノードにパッドを設けてもよい。


(発明の効果)

以上の通り本発明によれば任意のノードに内部 信号拠定用バッドを形成して内部信号を測定する ことができる。

4. 図面の簡単な説明

第1図は木発明の一変施例による半導体装置の 基本セルを示す図、第2図、第3図、は同半導体 体装置の基本セルのパターンを示す図、第4図、 第5図は本発明の一実施例による半導体装置の製 造方法を説明するための図である。

INV, NOR, NAND… 基本セル、INVP, NORP, NANDP… パッド付益本セル、P… パッド、Qp … PMOSトランジスタ、Qn … NMOSトランジスタ、1 … 共通接続配線層、2 … コンタクト、3 … 内部配線層、4 … 入力線、5 … スルーホール、11、21、13、23 … コンタクト、12 … VD D電源配線層、22 … VS S電源配線層。



出願人代理人 佐 藤 一 组

第 1 図

